Repositorio UTM
Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.utm.mx:8080/jspui/handle/123456789/361
Título : Control de velocidad de un motor síncrono de imanes permanentes accionado por un inversor trifásico multinivel
Autor : JOSE ANTONIO JUAREZ ABAD;334767
Juárez Abad, José Antonio
Mayoral Lagunes, Rosalino
Fecha de publicación : ago-2020
Editorial : Universidad Tecnológica de la Mixteca
Citación : Mayoral, R. (2020). Control de velocidad de un motor síncrono de imanes permanentes accionado por un inversor trifásico multinivel (Tesis para obtener el grado de Maestro en Electrónica). Universidad Tecnológica de la Mixteca, Huajuapan de León, Oaxaca.
Resumen : Este trabajo presenta el diseño e implementación de un controlador para el seguimiento de velocidad de un motor síncrono de imanes permanentes (MSIP). Se propone un controlador lineal basado en la retroalimentación dinámica de la salida pasiva estática del error exacto (ESEDPOF). El controlador pasivo propuesto requiere del conocimiento del par de carga, por lo que el mismo es estimado con un observador tradicional de orden reducido. El MSIP es impulsado por medio de un inversor multinivel trifásico de celdas en cascada de cinco niveles, el cual logra reducir el contenido armónico del voltaje y la corriente en la alimentación del motor (< 5% IEEE-519). Para la implementación del controlador, estimador y modulador multinivel se emplea un FPGA de la familia Spartan-6 XC6SLX9. La arquitectura del controlador al igual que las señales de referencia deseadas y portadoras está basada en el estándar IEEE-754 de representación numérica de punto flotante simple de 32 bits. La generación de las señales de seguimiento y de las señales portadoras del modulador PS-PWM se realizó por medio de la técnica de tablas de búsqueda empleando módulos de RAM que posee en su estructura interior el FPGA; con esto se logró reducir el empleo de recursos dentro del dispositivo. Para las operaciones aritméticas de suma, resta y multiplicación. se utilizaron los IP-Cores proporcionados por la herramienta del fabricante del FPGA, lo anterior para optimizar el uso de recursos. La descripción del control basado en FPGA se realiza en lenguaje VHDL. Para realizar las mediciones de corriente necesarias para la operación del controlador se emplearon tres sensores de corriente con la instrumentación necesaria y se empleó una etapa de conversión A/D de 10-bits. El procesamiento en paralelo que provee este dispositivo permitió obtener un tiempo de muestreo de 10 microsegundos. Para validar el funcionamiento del controlador y del sistema en general se realizaron pruebas con varios perfiles de velocidad, con cambios súbitos de carga y a carga máxima. Adicionalmente se analizaron las variables de velocidad, corrientes de Iq e Id y torque estimado. Se obtuvieron resultados satisfactorios en el control de velocidad y además un buen desempeño del inversor multinivel logrando disminuir el contenido armónico considerablemente.
URI : http://repositorio.utm.mx:8080/jspui/handle/123456789/361
Aparece en las colecciones: Maestría

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
2020-ME-RML.pdf4.25 MBAdobe PDFVisualizar
facebook


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons